· Sophia Reyes · Engineering · 3 min read
如何在 PCB 上标注阻抗：叠层说明与制造图纸技巧
在 PCB 制造图纸上标注阻抗控制的实用指南。涵盖阻抗表格式、叠层文档、公差规范和与制造商的沟通最佳实践。
快速解答
在 PCB 上标注阻抗控制，需要在制造图纸中包含阻抗控制表，列出每个阻抗控制网络类别的目标阻抗、走线宽度、到参考平面的介质间距、铜厚和参考平面层。指定公差（标准 ±5%）、测量方法（TDR）以及是否需要阻抗测试耦合器。
如何在 PCB 上标注阻抗：叠层说明与制造图纸技巧
正确标注阻抗控制从制造之前很久就开始了——从您如何向制造商传达需求开始。
阻抗规格中应包含的内容
阻抗控制表
| 网络类别 | 类型 | 目标 | 公差 | 信号层 | 参考层 | 宽度 | 间距 |
|---|---|---|---|---|---|---|---|
| CLK_100 | 单端 | 50Ω | ±5% | L1 | L2(GND) | 4.5 mil | — |
| USB3 | 差分 | 90Ω | ±5% | L3 | L2(GND) | 4.0 mil | 5.0 mil |
| PCIE_TX | 差分 | 85Ω | ±5% | L5 | L4(GND) | 4.0 mil | 6.0 mil |
叠层文档
完整的叠层横截面应包括：层号和功能、铜厚、介质材料和厚度、总板厚及公差。
指定”或等效”加 Dk 范围，给制造商灵活性。详见[阻抗控制指南]/blog/pcb-impedance-control/)。
公差规范
| 公差 | 应用 | 验证方式 |
|---|---|---|
| ±10% | 通用数字 | 仅工艺控制 |
| ±5% | 高速（PCIe, USB3） | 耦合器必须 |
| ±3% | RF/微波 | 每板 TDR 测试 |
常见阻抗标注错误
- 只指定走线宽度不指定阻抗目标
- 忘记指定参考层
- 使用仿真 Dk 值作为规格
- 未考虑铜粗糙度
详见[PCB 叠层设计指南]/blog/pcb-stackup-design-guide/)和[阻抗控制 PCB 指南]/blog/controlled-impedance-pcb/)。
准备好制造阻抗控制板了吗？ 上传 Gerber 文件获取免费工程审核。
延伸阅读
- [PCB 阻抗控制：如何实现 ±5% 公差]/blog/pcb-impedance-control/)
- [阻抗控制 PCB 设计指南]/blog/controlled-impedance-pcb/)
- [PCB 叠层设计指南]/blog/pcb-stackup-design-guide/)
About AtlasPCB — We specialize in complex PCB manufacturing for HDI, RF, and high-reliability applications. Explore our impedance-controlled PCB manufacturing . Every order includes free engineering review. Get your quote.
Reviewed by AtlasPCB Engineering Team — IPC-certified manufacturing specialists with 15+ years of production experience in HDI, RF, and high-reliability PCB fabrication. Content based on factory floor data and real customer design reviews.
常见问题
阻抗控制应指定什么公差？
走线宽度应由设计师还是制造商确定？
什么是阻抗测试耦合器？
- impedance-control
- pcb-design
- fab-drawing
- manufacturing